ricerca dei libri
libri
Donare
Entrare
Entrare
gli utenti autorizzati hanno accesso a:
raccomandazioni personali
Telegram bot
cronologia dei download
inviare a email o Kindle
gestione delle raccolte
salvare nei preferiti
Personale
Richieste di libro
Studia
Z-Recommend
Elenco libri
Più popolari
Categorie
Partecipazione
Donare
Caricamenti
Litera Library
Dona i libri cartacei
Aggiungi i libri cartacei
Search paper books
Mio LITERA Point
Ricerca termini
Main
Ricerca termini
search
1
Проектирование цифровых устройств на основе ПЛИС фирмы XILINX в САПР WebPACK ISE
Горячая линия Телеком
Зотов В.Ю.
bc_2
bc_1
input
internal
inout
output3
xon
std_ulogic
msgon
controlr
pull0
symattr
vitaldelaytype
downto
warning
sch
last_event
msgseverity
void
std_logic
bit_vector
boolean
vitaldelaytype01
1nosynth
instancepath
sympin
static
to_x01
signal
violation
vhdl
headermsg
attribute
verilog
checkenabled
testdelay
testsignal
testsignalname
wsynop
wsynth
vitaltimingdatainit
vitaltimingdatatype
valuetype
refdelay
refsignal
refsignalname
reftransition
timingdata
vitalwiredelay
library
Anno:
2003
Lingua:
russian
File:
ZIP, 52.56 MB
I tuoi tag:
0
/
0
russian, 2003
2
Схемотехническое моделирование
ГГТУ им. П. О. Сухого
Крышнев
,
Ю. В.
коэффициент
перехода
сигнала
модели
задержка
сопротивление
параметры
тока
напряжения
температурный
ток
параметров
минимальное
модель
напряжение
максимальное
уровня
емкость
меню
фронта
табл
типичное
температура
рис
таблица
выхода
устройства
режиме
состояния
длительность
окна
входа
переходе
окно
параметр
указывается
элементов
источника
анализа
задания
линейный
строке
компонентов
разность
смещении
сток
analysis
канала
нулевом
схемы
Lingua:
russian
File:
PDF, 2.03 MB
I tuoi tag:
0
/
0
russian
3
Performance + Time = Memory
Ken Chapman
,
Xilinx
clock
memory
figure
values
slices
rate
device
counter
multiplexer
parallel
mhz
processor
required
sensors
count
processing
spartan
counters
cycles
maximum
microcontroller
fpga
designs
increment
xilinx
devices
formula
pulse
sensor
clb
function
implementation
journal
provides
sequential
speed
xcell
dedicated
functions
implemented
operation
shared
techxclusives
addition
bits
clocked
consider
dimensional
engine
implement
File:
PDF, 375 KB
I tuoi tag:
0
/
0
4
AXKU040 example 10
Alinx
port
alinx
input
amazon
timing
www.amazon.com
clock
enable
experiment
width
dual
fpga
generate
observe
options
r_addr
r_data
signal
configuration
core
cycles
depth
figure
instantiation
memory
output
programming
reading
switch
vivado
wea
1ff
adding
addition
addra
addrb
aithtech.com
alinx.com
analyzer
appear
catalog
chart
chip
clka
clkb
column
commonly
component
constantly
continuously
Lingua:
english
File:
PDF, 472 KB
I tuoi tag:
0
/
0
english
1
Segui
questo link
o cerca il bot "@BotFather" in Telegram
2
Invia il comando /newbot
3
Inserisci un nome del tuo bot
4
Inserisci un nome utente del bot
5
Copia l'ultimo messaggio da BotFather e incollalo qui
×
×